招聘信息
加入我们，一起把芯片做到量产
直击大模型训练与推理的真实痛点，参与 DPU 芯片从 FPGA 验证、原型联调到 ASIC 量产的完整生命周期。
核心研发岗位
芯片全生命周期
年薪最高 300W + 期权
核心研发岗位
3
类岗位开放招聘
OPEN ROLES
热招岗位
当前岗位主要面向杭州余杭研发团队；上海研发岗位将后续开放，欢迎持续关注。
岗位职责
- 主导芯片验证全流程，具备完整流片经验。
- 负责芯片验证团队的搭建、管理与建设工作。
- 统筹 DPU 芯片验证相关技术规划与落地，把控项目关键节点。
任职要求
- 具备完整芯片流片经验。
- 熟悉智能网卡、DPU 芯片相关技术者优先。
- 具备团队搭建与管理能力。
岗位职责
- 全流程验证： 负责 DPU 芯片级及子系统级验证全流程，涵盖验证方案起草、验证环境搭建、验证策略制定及覆盖率收敛管理工作。
- 架构仿真与分析： 深入理解 DPU 架构，承担系统级功能与性能验证工作（含吞吐量、时延、丢包模型等），协助设计团队定位架构瓶颈并完成性能调优。
- 组件开发与自动化建设： 规划并编写高复用性验证平台组件（BFM/Scoreboard）及自动化脚本，推动验证工具链升级，提升大规模回归测试效率。
- 全栈联调： 深度参与芯片原型（FPGA/Emulator）验证，支持底层驱动开发及软硬件协同模拟，保障硬件逻辑与软件协议栈的适配匹配。
任职要求
- 电子、通信、计算机等相关专业，本科及以上学历，5 年及以上 ASIC/SoC 验证工作经验；拥有 DPU、高性能网络芯片、高速存储芯片项目经验者优先。
- 精通 SystemVerilog 语言及 UVM 验证方法学，具备从零搭建复杂验证环境的能力，深入理解覆盖率驱动验证（CDV）及断言（SVA）技术。
- 逻辑思维能力突出，具备敏锐的 Bug 发现与追踪能力，拥有良好的团队沟通协作能力及抗压能力。
- 熟悉 PCIe/CXL、以太网协议栈（MAC/PCS）、RDMA（RoCEv2）、NVMe、虚拟化技术（SR-IOV）、加密算法加速中任意一项协议或技术者优先。
岗位职责
- 负责 DPU 及网络加速芯片的前端及后端全流程设计开发。
- 参与芯片架构定义与模块划分，完成核心 IP/模块的 RTL 代码编写与自测。
- 主导时序分析、功耗优化与面积优化（PPA），确保芯片性能指标达标。
- 协同验证、封测及底层软件团队，完成芯片整机联调与量产导入。
任职要求
- 电子、微电子等相关专业本科及以上学历，5 年及以上经验，具备扎实的数字电路设计基础。
- 熟练掌握 Verilog/SystemVerilog 等硬件描述语言，具备独立编码与仿真能力，熟悉主流 EDA 工具链。
- 熟悉 ASIC 设计流程，对综合、布局布线、时钟树结构（CTS）有深入理解。
加分项：
有高速接口（PCIe/Ethernet）、缓存一致性设计、网络报文处理或数据流加速芯片设计经验者优先。
招聘加分项
- 有国产 RDMA 网卡、智能网卡芯片完整流片验证经验。
- 有参与过其他领域流片芯片的验证经验。
- 熟悉 NCCL、NVMeoF 等 RDMA 上层应用场景。
- 具备验证平台自动化优化、脚本开发、工具二次开发能力。
- 适配初创公司节奏，接受跨场景协作、主动补位工作模式。